Vivado FPGA 全流程自动化

分享海报

@user_3d09edf5/vivado-flow

让 AI 直接驱动 Xilinx Vivado：建工程、综合、布局布线、生成比特流，自动解析时序（WNS/TNS）与资源占用报告，全程无需手写 TCL。支持 2019.2~2025.2。